PAT-NO:

JP404119634A

DOCUMENT-IDENTIFIER:

JP 04119634 A

TITLE:

THIN FILM SEMICONDUCTOR DEVICE AND

MANUFACTURE THEREOF

PUBN-DATE:

April 21, 1992

INVENTOR-INFORMATION:

NAME

HIROTA, MASANORI

FUSE, MARIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI XEROX CO LTD

N/A

APPL-NO:

JP02239004

APPL-DATE:

September 11, 1990

INT-CL (IPC): H01L021/336, H01L021/22, H01L021/225,

H01L029/784

ABSTRACT:

PURPOSE: To manufacture a thin film semiconductor device in excellent controllability characteristics by a method wherein, the title manufacture is provided with the film formation process to laminate a thin film amorphous silicon layer on an impurity holding film and the photoenergy irradiating process to thermal-diffuse the conductivity type impurity of the impurity holding film in the amorphous silicon layer to be simultaneously crystallized into a polysilicon layer with the low concentration

conductivity type
impurities led- therein.

CONSTITUTION: An amorphous silicon layer 22 is pulse-irradiated using an excimer laser to instantaneously melt down the layer 22 and then phosphorus atoms are thermal-diffused in the layer 22 from an impurity holding film 21 to evenly form a low concentration led-in region while the amorphous silicon layer 22 is crystallized to form a polysilicon layer 2 doped with the low concentration phosphorus atoms. On the other hand, the polysilicon layer 2 is pulse- irradiated using the excimer laser and a gate electrode G as a mask so as to form a source electrode S and a drain electrode D. Through these procedures, the title thin film semiconductor device in excellent controllability characteristics can be manufactured easily and without fail.

COPYRIGHT: (C) 1992, JPO&Japio

⑩日本国特許庁(JP)

(1)特許出願公開

平4-119634 ◎公開特許公報(A)

®int. Cl. ⁵

識別記号

庁内整理番号

四公開 平成4年(1992)4月21日

H 01 L

8518-4M 8518-4M E P

> 311 Y H 01 L 29/78 9056-4M 審査請求 未請求 請求項の数 2 (全7頁)

翻発明の名称

薄膜半導体装置とその製造方法

題 平2-239004 御特

題 平2(1990)9月11日 多出

Œ ② 発明 者 炡

连 紀 神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所內

@発明者 マリオ 布施

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事樂所內

東京都港区赤坂3丁目3番5号

富士ゼロツクス株式会 勿出 頭 人

社

弁理士 中村 外2名 @代 厚 人

1. 発明の名称

浮膜半導体装置とその製造方法

- 2. 特許請求の範囲
- (1) 基板と、

この基板に設けられ活性器を構成する薄膜のボ リシリコン層、

とを備える釋題単導体製置において、

上記ポリシリコン層内に低速度の導電型不能物 が導入されていることを特徴とする洋膜半導体装

(2) 特許護求の範囲第1項記載の薄膜半導体製置 の設造方法において、

上記載板上に導電型不純物を保持する不純物係 接皮膜を成膜し、かつ、この不純物保持皮膜面上 に薄腹のアモルファスシリコン屋を被離する成膜 工程と、

このアモルファスシリコン層へ光エネルギを照 前し上記不能物保持皮膜の準電型不純物をアモル ファスシリコン層内に熱拡散させると共に、アモ

ルファスシリコン層を結晶化させて低濃度の導電 型不能物が導入されたポリシリコン層にする光エ ネルギ照射工程、

とを具備することを特徴とする薄膜半導体設置の 製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、エレクトロルミネッセンスディスプ レイ、液晶ディスプレイ等各種装置の駆動用等に 利用される薄膜単準体装置に係り、特に、制御券 性に使れた薄膜半滞体装置とその製造方法に関す るものである.

〔従来の技術〕

この種の芽膜半導体装置として MOS型半導体を 興に挙げて説明すると、第4箇一第3回に示すよ うにガラス基故(a)と、このガラス基故(a) 上に設けられたポリシリコン層(b)と、このポ リシリコン層(b)の函数部に接続されたソース 電框(S)・ドレイン電極(D)と、路線族を介 しポリシリコン層(b)上に設けられたゲート電

特問平4-119634(2)

種(G)とでその主要部を構成する袋屋が知られ ている。

そして、この MOS型半導体袋配においては、上 にフース電極(S)・ドレイン電圧(D) 間にに レイン電圧(Vo)を印加し、かつ、ゲート電極 (G) に所定のゲート電圧(Vo)を印加するこ とでポリシリコン層(b)にチャンネルが形成れ る一方、上記ゲート電圧(Vo)を下げて『しき い値電圧でSHI 以下にすると上記ポリシリニン準 (b) にチャンネルが形成されなくなり、半導体 後層は OPP状態となって、上述した各種装置の駆動 用等に利用されているものである。

(発明が解決しようとする課題)

ところで、この形の MOS型運動半導体装置において活性器を構成するボリシリコン層(b)には、イントリンシックのボリシリコンが適用されている関係上このボリシリコン器(b)内のキャリア数が少なく、上記ゲート電極(G)に所定の電圧

ては、ガラス、石英等の絶縁性基数の他、表面に 絶縁窟を成膜することを条件に金属等の導電性基 板も適尾できる。

また、ポリシリコン層内に導入される導電型で不 純物としては、この手段を n 型の薄原半導体装置 に適用した場合、リン、アンチモン、ひ繋等 5 価 に適用した場合においては、アルミニウム、ガリウム、ポロン、インジウム等 8 価の原子が利用で き、また、その導入機度は上記はリシリコン器が 半導体としての特性を維持できる程度の低濃度に 設定することを要する。

一方、請求項2に係る発明は、

請求項1に係る薄膜半導体装置の製造方法を前 提とし、

基板上に導電型不純物を保持する不純物保持皮膜を収頭し、かつ、この不純物保持皮膜面上に薄膜のアモルファスシリコン層を積層する成膜工程

このアモルファスシリコン層へ光エネルギを緊

を印加してキャリアを誘起させようとしてもチャネル形成領域にキャリアが異まり着く「しきい質 電圧Vral が高くなる欠点があり、かつ、ポリシリコン輝(b)の結晶粒界面でのキャリアのトラップ数も多いことから上記「しきい箱電影Vral が経時的に変動し易い欠点がありその制御特性が悪い問題場があった。

本発明は以上の問題点に着回してなされたもので、その課題とするところは、制御特性に優れた 薄膜半導体装置とその製造方法を提供することに ある。

(課題を解決するための学殿)

すなわち路求項しに係る発明は、

基板と、

この基数に設けられ活整層を構成する群膜のポ リシリコン層、

とを備える薄膜半導体設置を前提とし、

上記ポリシリコン層内に低濃度の導電型不軌間 が導入されていることを特徴とするものである。

この請求領1に係る発明において上記基板とし

射し上記不載物域特皮膜の導度型不能物をアキルファスシリコン層内に熱拡散させると共に、アモルファスシリコン層を結晶化させて玻璃度の準質 型不能物が導入されたポリシリコン層にする光エネルギ照射工程、

とを具備することを特徴とするものである。

この請求項 2 に係る発明において成映工程における不能物深特皮集としては、この手段を n 型の 群機半準体装置に適用した場合、リン、アンチモン、ひ業等 5 価の原子を保持する材料が利用でき、一方、p 型の薄膜半導体装置に適用した場合においては、アルミニウム、ガリウム、ボロン、インジウム等 3 価の原子を保持する材料が利用できる。

以下、この不純物保持皮膜に適用できる具体的 材料名とその成態方法について説明する。

『『型の薄膜半導体装置』

- ◎ 5 値の原子を含むシリコン器:
 - ①Si:P··· SiB. とPK。の混合ガスを用いたプラズマCYB 法又は減圧CYB 法、PH, とAr等 画気中のシリコンのスパックリング浴。

特閒平4-119634(4)

ファスシリコン層内に熱拡散させると共に、アモ ルファスシリコン層を結晶化させて延渡度の尊勉 型不純物が導入されたポリシリコン層にする光エ ネルギ照射工程、

とを具備しているため、

上記不純物保持皮膜の狭原とこの皮膜中の導電 型不純物液度を避宜調整することでポリシリコンを 場内へ熱拡散させる不純物の飲飲量を制定課題を 一方、上配光源のパワーや照射時間を患症課題を ることによってもポリシリコン層内へ熱拡散を る不純物の拡散量並びに拡散距離を制御できた る不純物の拡散量並びに拡散距離を制御できた。 の結果、低速度の導電型不純物が導入されたより シリコン層を確実に形成することが可能となる。 (実施例)

以下、本発明を MOS型の薄膜半導体変量に適用 した実施例について図面を参照して詳細に説明する。

すなわち、この実施例に係る薄族半導体装置は、 第1 図〜第2 図に示すようにガラス基份(1)と、 このガラス基份(1)上に忠謀され導電型不純物

無まり息くなり、この結果、この薄壌半準体装置 における「しきい催電圧 V + n 』が低くなると共に、

上記ポリシリコン層(2)の結晶粒界面でキャリアが多数トラップされてもドープされたリン原子により上記チャネル形成領域に新たなキャリアが結絡されるため『しきい値電圧 V tak の経時的変動が起こり難くなる。

姓って、薄膜半導体装置の特性を長期に図って 保持でき、その制御特性が向上する利点を育して いる。

『海陵未遺体が響め新浮工程』

以下、この実施例に係る薄膜半導体装置の製造 工程を認前を参照して詳細に説明する。

まず、第3図(A)に示すようにガラス基板 (商品名コーニング7058)(1)面上に、 580~ 500℃、 0.5~1.0Torr の条件下、シランガスと 水業粉駅のホスフィンガス(含有PH: 10ppg)を 用いた減圧CPD 法により集さ数10人のシリコン製 不能物保持皮膜(2i)を放誘し、かつ、この面上 であるリン原子が10¹¹ sloas/cd 経度ドープされたポリシリコン層(2)と、このポリシリコン層(2)とれ高速度のリン原子がドープされたソース・ドレイン電低(5)(D)と、ポリシリコン層(2)上に設けられた5i0i型のゲート地級度のリンを統一では一下ができ、これが、10¹ 型を観光を表現である。というに接続に関いている。これが、10¹ 型を観光を表現である。というに接続は、10¹ できる。というに接続は、10¹ できる。というに接続は、10¹ できる。というに接続は、10¹ できる。というに接続は、10¹ できる。というには表現のである。

をして、この実施例に係る MOS型の薄膜半導体 要置においては、活性層を構成する上記ポリシリ コン暦 (2) 内に 10^{1*} atons/ d記 程度のリン原子が ドープされているため、その分、 世来の半導体 置に較べてポリシリコン層 (2) 内のキャリア数 が多くなり、上記ゲート電極 (G) に所定の電圧 を印加した場合、チャネル形成領域にキャリアが

に真空を破らずにシランガスを用いた減旺 CYO 依により厚さ 1090~5000人のアモルファスシリコン 届 (22) を連続的に飛頭する。

尚、上記絵座SVD 法における反応ガスの遊量条件については以下の通りである。 すなわち、

『不能物媒特皮膜(21)』

Siffe(シラン):水乗希釈のホスフィン

- 100:100 SCCM

tアモルファスシリコン層(22)』

SIR. (>>>) = 180 SCCM

次いで、第3図(B)に示すように上記アモルファスシリコン圏(22)面へ、並長 308amの kell エキシマレーザを用い、エネルギ密度 190~1000 mJ/ mdの条件下、繰り返し濁放数50Hzで 1~100 パルス照射してアモルファスシリコン圏(22)を瞬時に動解させると共に、不純物保持皮膜(21)からリン原子をアセルファスシリコン圏(22)内へ熟鉱飲させて10' "atoms/d/程度の旺濃度導入領域を一様に形成し、かつ、上記アモルファスシリコン圏(22)を結晶化させて低景度のリン原子が

特關平4-119634(3)

- ②Si:Sb 、SI:Ab …Sb又はAbをドープしたSi のスパッタリング法、 SiB, と AaB, 、あ るいは SiB, と SbB, の混合ガスを用いた プラズマCVD 法。
- ®リンを含んだ SiO₁ 襞(PSG):

Sitt. とPB, と O: の過合ガスを用いた常任 CVD 法、滅圧CVD 法、又は、プラズマCVD 法、 及び、SOC(強作続成骸化膜) 座布法。

- ®リンを含んだ壁化シリコン酸(SiN): SiH、とMH、とPH、の複合ガスを用いたプラ ズマCVC 法。
- ②リンを含んだ炭化ケイ楽(SiC): Sill、とCH、とFB、の混合ガスを見いたブラ ズマCYD 法。

『p型の導膜半導体装置』

- ◎3個の膜子を含むシリコン膜:
 - ①Sl:Al … SiH. と有機金属ガスであるトリ メチルアルミニウム(TMA) の混合ガスを用 いたプラズマCVB 法。

より上記アモルファスシリコン圏を融解し、この 散解されたアモルファスシリコン圏内へ上記不能 物保持度職より不純物を熟鉱散させることができ、 かつ、アモルファスシリコン圏を結晶化させるこ とが可能なものなら任意であり、例えば、Ar*、 Kr*等のイオンレーザや、CO。等のガスレーザ、 及び、ArF、XeCl、KrF等のエキシマレーザ等が 連層できる。

そして、上記不純物保持皮膜の膜厚とこの皮膜中の不純物濃度、及び、上記光源からの光エネルギの照射パワーや照射時間を通算調整することでポリンリコン無内へ熱拡散させる不純物の拡散量や並散距離を制御でき、従って、必要な濃度の速電型不純物をポリンリコン層内の所定部位に導入することが可能となる。

尚、これ等請求項!~2に係る発明の適用範囲については、上述した HOS型の薄膜半等体装置に適用できる価、薄膜のポリシリコン磨を活性層とする「バイボーラ型!の薄膜半導件袋屋にも適用可能である。

- ②Si:8… SiE. と B.H. の混合ガスを用いた プラズマCVD 法。
- ③Si:Ga ··· S(B、と有機金属ガスであるトリメチルガリウム(TMG)の混合ガスを用いたブラズマCVD 法。
- ④Si:ia … SiH、と有機金属ガスであるトリメチルインジウム(TMI)の混合ガスを用いたプラズマCVB法。
- ©ボロンを含んだ \$10、襞(BSG): 8iB、と 8iB、と 0, の進合ガスを用いたプ ラズマCYD 法、 \$[A、と BtH, と NiO の提
- ©ボロンを含んだ驚化シリコン旗(SiB): SIH、とNH, と B.H. の混合ガスを用いたブラズマCVD 法。

合ガスを用いたプラズマCYD 法。

®ポロンを含んだ炭化シリコン膜(SiC): SIU、とCE、と B.E. の混合ガスを用いたプラスマCVA 法。

次に、上記光エネルギ魚射工程における光原と しては、これ等光原から風劇された熱エネルギに

(作用)

請求項目に係る強明によれば、

ボリンリコン層内に低濃度の導電型不純物が導入されているためボリシリコン層内のキャリア数が多くなり、例えば、この手段を MOS製の存職半端体装置に適用した場合、この導入された準電型不純物よりキャリアが供給されてチャネル形成領域にキャリアが集まり易くなり、この結果、 ましきい値電圧 V tul が 低くなると共に、

上記ポリシリコン層の結晶核界面でキャリアが 多数トラップされても導入された導電型不純物よ り新たなキャリアが結結されるため「しきい位置 圧Vivalの移時的変動が起こり難くなる。

一方、請求項2に係る発明によれば、

上記舗板上に導電型不執的を保持する不執物係 特皮膜を成膜し、かつ、この不純物保持皮膜面上 に薄膜のアモルファスシリコン器を機能する成膜 工程と

このアモルファスシリコン着へ光エネルギを風 射し上記不純物祭符皮護の導電型不純物をアモル

特閒平4-119634(5)

ドープされたポリシリコン層(2)を形成する。

次に、結晶化されたポリシリコン産(2)上の 防定部位に第3図(C)に示すようにフォトレジスト層(r)を形成し、フォトレジスト層(r) から露出するポリシリコン暦(2)と不統物ドライ 皮膜(21)とを第3図(D)に示すようにドライ エッチング社にて於一ト絶縁無用の厚さ1000人のSiO・膜 (30)を成映すると共に、同じく減圧CVB 法にて 上記SiO・膜(30)別上に引き続きゲート電腦形成 用のリンドーブポリシリコン膜(G')を破膜する (第3図日参照)。

例、上記載圧CVD 法における成្級件について は以下の通りである。すなわち、

f SiO.映 (30) j

ガラス裏板 (1) 温度:400 ~430 ℃ ガス流量:84 Ra:0::He*30:50:1600 SCCN

正力: 0.8Torr

『リンドープポリシリコン膜(G')』 ガラス基板(l) 過度:500 ~ 500 ℃

示すような層間鏡線膜(4)を形成した後、ウェットエッチング法にて上記層間絶縁膜(4)に膜□(5)を開設し、かつ、アルミニウム関の配線部(5)を形成して第3図(J)に示すようなMaS型の薄膜半導体数置を得た。

尚、この製造方法においては、上記ゲート電極(G)をマスクにし水業希沢のPII。ガス雰囲気中においてXeCiのエキシマレーザを照射してソース電極(S)・ドレイン電極(D)を形成しているが、この形成方法に変えて、例えばPSG 族(リン原子を保持するSiO。膜)をゲート電極(G)とボリシリコン羅(2)上に成態し、かつ、この面上からエキシマレーザを脳針してソース電極・ドレイン電極(S)(D)を形成してもよい。

(発明の効果)

前求項1に係る発明によれば、

ポリシリコン履内に低濃度の導電型不純物が導入されているためポリシリコン層内のキャリア数が多くなり、例えば、この手取を MOS型の薄膜単導体装置に適用した場合、この導入された準電型

ガス流彙: 5iH.: 水集幣駅のPH. (!ppm)

= 100:100 SCCM

圧力:0.5 ~1.0Torr

をして、フェトリングラフィーはによるパターングを運を遊して筆 3 図(F)に示すようににかったを遊して筆 3 図(F)に示すようにがかった。 2 図(G)に示すを変して、第 3 図(G)に示すをの PH・ガートを運(G)をでは、カートを運(B)のでは、カートを運(B)のでは、カートを運(B)のでは、カートを運(B)のでは、カーを運(B)のでは、カーを運(B)のでは、カーを運(B)のでは、カーを運(B)のでは、カーを運(B)のでは、カーを運(B)のでは、カーを運じがあった。 200~1060ml/であった。

更に、ソース電極(S)・ドレイン電極(D) が形成された節上にプラズマ CYO 法にで7006人の ナイトライド (SiN.) を成膜して第3図(『)に

不純物よりキャリアが供給されてチャネル形成領域にキャリアが集まり易くなり、この結果、『しきい値電圧Vャ』』が低くなると共に、

上記ポリシリコン階の結晶粒界面でキャリアが 多数トラップされても導入された薄電型不純物より新たなキャリアが補給されるため(しきい値電 低V_{5m})の経時的変動が起こり難くなる。

従って、薄膜半導体装選の制御特性が向上する 効果を有している。

一方、請求項2に係る発明によれば、

不純物保持皮膜の薬原とこの皮膜中の準電型不 純物機度を適宜調整することでポリシリコン層内 へ無拡散させる不純物の拡散量を制御できること 上記光潔のパワーや照射時間を過度顕整すること によってもポリシリコン層内へ熱拡散させる不純 物の拡散量並びに拡散距離を制御でき、この結果、 を過度の準電型不純物が導入されたポリシリコン 羅老確実に形成することが可能となる。

従って、創御特性の優れた薄膜半導体袋量を容 袰に、かつ、確実に製造できる効果を育している。

特開平4-119634(6)

21: 不純物條特反誤 22: アモルファスレジコン量


4. 図面の簡単な説明

第1図~第3図は本発明の実施例を示しており、 第1図は実施例に係る MOS型の建築半導体装置の 機略斜視図、第2図は第1図のI-I面販面図、 第3図(A)~(J)は実施例に係る MOS型の存 寒半導体整置の製造工程図を夹々示し、また、第 4 図は従来の MOS型の海線半導体設置の張略利視 図、第5図は第4図のVーV面断面図である。

(符号説明)


- (1) …ガラス基板
- (も) 一ポリシリコン層
- (21) …不純物保持皮健
- (22) …アモルファスシリコン層


特 許 む 願 人 富士ゼロックス株式会社 代 蓮 人 弁理士 中 村 智 膜(外2名)














(D)

特別平4-119634(7)

